多路信号发生器的设计制作
摘要：提出了一种基于FPGA 的DDS 多路信号源的原理方案和实现方法。该信号源以altera 公司生产的FPGA 芯片为核心，通过D ／A 转换器转换，经FIR 滤波器滤波之后输出波形，使用按键控制可实现多路信号输出切换。此信号源可同时输出两路波形信号，可为正弦波、锯齿波、三角波和矩形波，且输出信号的频率、幅值灵活可调。
关键词：FPG A ；DDS 原理；D/A转换器；FIR 滤波
一、系统方案论证与设计
1.1设计方案分析比较
方案一：基于单片机的信号发生器
以单片机为处理核心，采用可输出波形的集成芯片（如8038）实现信号发生器，8038可同时产生正弦波、方波等，而且方法简单易行，用D/A转换器的输出来改变调制电压，也可以实现数控调整频率，但产生信号的频率稳定度不高。 方案二：采用锁相式频率合成器设计信号发生器
利用锁相环，将压控振荡器（VCO ）的输出频率锁定在所需频率上，该方案性能良好，但难以达到输出频率覆盖系数的要求，且电路复杂。
方案三：采用基于 FPGA 信号发生器设计
实现信号源的多路同步输出且各路间拥有固定的相位关系，在雷达、通信等多领域有着重要的应用。为了实现此功能，大多数设计是利用单片机控制多个专用DDS 芯片，实现多信号同步输出。但由于采用分立的专用DDS 芯片，各芯片参数很难做到完全相同，参数的差异会造成输出信号频率和相位不同。因此，尽管各DDS 芯片采用同一频率字，各个输出信号频率也难以完全相同。同样，由于参数的不一致，波形之间的相位也难以做到同步准确可调，更重要的是各个信号通道间频率差异的累积效应可能会导致同步失败。由于这些原因，要实现多路同步输出且各路信号间成相干关系必须采用方案三。
1.2 方案工作原理
本设计中，信号源以 FPG A 为主控芯片，利用DDS 原理实现多路信号源的设计，该信号源具有同时输出2路模拟信号的功能，输出波形有正弦波、三角波、锯齿波和矩形波四种选择，范围为10Hz 到2000Hz ，设置的步进值在1-200Hz 之间可调，频率准确度不低于1%，且每路信号的波形及频率都可以单独预置，两路输出信号幅度0-1000mV ，幅度可预置，设置的步进值不大于10mv ，且每路信号的幅度都可以单独预置。能产生两路频率相同(10-2000Hz可调) 相位差可预置的双相正弦信号，信号幅度0-1000mV ，相位差预置范围为0～360度，设置步进值为1度，精度为1度。输出矩形波的占空比能在1%—99%范围内预置，设置步进值为1%，精度为1%。
1.2.1 DDS原理
DDS(Direct Digital Frequency Synthesizer) 直接数字频率合成器, 也可叫做DDFS ，DDS 是从相位的概念直接合成所需波形的一种频率合成技术，不仅可以产生不同频率的正弦波, 而且可以控制波形的初始相位。
DDS 原理框图
图1DDS 原理框图
(1)组成部分
内部：相位累加器，正弦查找表
外围：DAC,LPF(低通滤波器)
(2)工作过程
1、 将存于rom 中的数字波形，经DAC ，形成模拟量波形。
2、 相位改变寻址的步长来改变输出信号的频率。步长即为对数字波形查表的相量。
由累加器对相位增量进行累加，累加器的值作为查表地址。
3、 DAC 输出的阶梯形波形，经低通滤波，成为模拟波形。
频率控制
DDS 方程：f out Mf c
2N Hz
f out 输出频率，f c 输入频率，M 频率控制字（步进值），N 相位累加器位宽 相位控制
相位偏移：P offset P c
2N
P offset 相位偏移量，P C 相位控制字
1.2.2理论分析
本文用产生正弦波信号的DDS 技术来对DDS 的波形合成理论进行分析：可知，理想的正弦波信号S(t)可以表示成
S(t)=Asin(2πft+a) (1)
由式(1)可以看出，在确定了正弦信号S(t)的振幅A 和初始
相位a 以后，波形信号的频率可以由相位来确定，由此可以得出下面的关系式
a(t)=2πft (2)
DDS 技术就是利用了式(2)a(t)与时间t 成线性关系的原理来实现的。
相位累加器由N 位加法器与N 位累加寄存器级联构成。每来一个时钟脉冲FS ，加法器将频率控制字K 与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是DDS 输出的信号频率。用相位累加器输出的数据作为波形存储器(ROM)的相位取样地址，这样就可把存储在波形存储器内的波形抽样值(二进制编码) 经查找表查出，完成相位到幅值转换。波形存储器的输出送到D/A转换器，D/A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。 DDS 在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。
1.2.3 优点
(1)输出频率相对带宽较宽
输出频率带宽为50%fs(理论值) 。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到40%fs。
(2)频率转换时间短
DDS 是一个开环系统，无任何反馈环节，这种结构使得DDS 的频率转换时间极短。事实上，在DDS 的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转换。因此，频率转换的时间等于频率控制字的传输时间，也就是一个时钟周期的时间。时钟频率越高，转换时间越短。DDS 的频率转换时间可达纳秒数量级，比使用其它的频率合成方法都要短数个数量级。
(3)频率分辨率极高
若时钟fs 的频率不变，DDS 的频率分辨率就由相位累加器的位数N 决定。只要增加相位累加器的位数N 即可获得任意小的频率分辨率。目前，大多数DDS 的分辨率在1Hz 数量级，许多小于1mHz 甚至更小。
(4)相位变化连续
改变DDS 输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。
(5)输出波形的灵活性
只要在DDS 内部加上相应控制如调频控制FM 、调相控制PM 和调幅控制AM ，即可以方便灵活地实现调频、调相和调幅功能，产生FSK 、PSK 、ASK 和MSK 等信号。另外，只要在DDS 的波形存储器存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意的波形。当DDS 的波形存储器分别存放正弦和余弦函数表时，既可得到正交的两路输出。
二、核心部件硬件设计
2.1 系统时钟、复位键设计图
FPGA 核心板采用有源晶振模块。有源晶振有四只引脚是一个完整的振荡器，里面除了石英晶体外还有晶体管和阻容元件。有源晶振不需要DSP 的内部振荡器，信号质量好，比较稳定，连接方式简单，不需要复杂的电路。 2.2 按键模块设计图
FPGA 核心板提供5个独立按键，外接按键比较繁琐，本设计利用按键模块调节输出信号的波形、幅值、频率等参数。
2.3 LCD模块设计图
2.4 D/A转换设计图
本设计通过D/A转换芯片，将FPGA 产生的数字信号转换为模拟信号，在示波器上显示输出。
三、系统软件设计分析
本系统分为4个部分：FPGA 主控电路，液晶显示，数模转换，键盘控制，框图如图1所示。本设计利用 FPGA及DDS 原理，综合实现 了多路信号源 的功能：能够同时输出 32 路模拟信号，且信号的频率 、 幅度均可通过上位机软件由用户设定。特别的，当输 出需求改变时，只要改变存储波形信息的R OM 数据就可以灵活地实现任意波形的多路信号，而不用另行制版。这样既节，省时问，又减小了开销 ，非常有利于信号源的扩展与改进。
1、整体框图
图1设计整体框图
2、建模图
（1）主建模图
（2）DDS 建模图
（3）PWM 建模图
四、作品成效总结分析
（1）两路信号均可程控选择输出正弦波、矩形波、三角波，频率可预置，范围为10Hz 到2000Hz ，设置的步进值在1-200Hz 之间可调，频率准确度不低于1%，且每路信号的波形及频率都可以单独预置。（2）两路输出信号幅度0-1000mV ，幅度可预置，设置的步进值不大于10mv ，且每路信号的幅度都可以单独预置。（3）能产生两路频率相同(10-2000Hz可调) 相位差可预置的双相正弦信号，信号幅度0-1000mV ，相位差预置范围为0～360度，设置步进值为1度，精度为1度。（4）输出矩形波的占空比能在1%—99%范围内预置，设置步进值为1%，精度为1%。（5）信号发生器能够分别显示各路输出信号的频率、幅度、相位偏移，其显示误差不大于1%（6）信号发
生器自带LCD 显示，能够显示各路输出信号的波形图示例。（7）能产生三路频率为50Hz 、相位差可预置的三相正弦交流信号，信号幅度0-1000mV ，各相相位差预置为120度，其误差绝对值不大于1%。
五、输出波形
由上位机可设置信 号源波形为正 弦波 、矩形波 、三角波和锯齿波，且可设 置其频率 、幅值。实验信号源输出波形如下图所示。从图中可以看出，信号源输 出信号波形光滑，频率稳定度高，满足设计要求。
1正弦波
2方波
3锯齿波
4三角波
5 PWM
六、参考文献
[1]尚婷; 孙强; 杨延西; 基于FPGA 的数字化电源控制器研究[J];西安理工大学学报;2010.04
[2]陈明义主编，电子技术课程设计实用教程[N],中南大学出版社，2001
[3]全国大学生电子设计竞赛训练教程. 北京：电子工业出版社.2005.
[6]电子技术基础模拟部分（第四版）. 北京：高等教育出版社.1996（2004重印）
[5]WWW.21IC.COM.CN 芯片查询网站.
多路信号发生器的设计制作
摘要：提出了一种基于FPGA 的DDS 多路信号源的原理方案和实现方法。该信号源以altera 公司生产的FPGA 芯片为核心，通过D ／A 转换器转换，经FIR 滤波器滤波之后输出波形，使用按键控制可实现多路信号输出切换。此信号源可同时输出两路波形信号，可为正弦波、锯齿波、三角波和矩形波，且输出信号的频率、幅值灵活可调。
关键词：FPG A ；DDS 原理；D/A转换器；FIR 滤波
一、系统方案论证与设计
1.1设计方案分析比较
方案一：基于单片机的信号发生器
以单片机为处理核心，采用可输出波形的集成芯片（如8038）实现信号发生器，8038可同时产生正弦波、方波等，而且方法简单易行，用D/A转换器的输出来改变调制电压，也可以实现数控调整频率，但产生信号的频率稳定度不高。 方案二：采用锁相式频率合成器设计信号发生器
利用锁相环，将压控振荡器（VCO ）的输出频率锁定在所需频率上，该方案性能良好，但难以达到输出频率覆盖系数的要求，且电路复杂。
方案三：采用基于 FPGA 信号发生器设计
实现信号源的多路同步输出且各路间拥有固定的相位关系，在雷达、通信等多领域有着重要的应用。为了实现此功能，大多数设计是利用单片机控制多个专用DDS 芯片，实现多信号同步输出。但由于采用分立的专用DDS 芯片，各芯片参数很难做到完全相同，参数的差异会造成输出信号频率和相位不同。因此，尽管各DDS 芯片采用同一频率字，各个输出信号频率也难以完全相同。同样，由于参数的不一致，波形之间的相位也难以做到同步准确可调，更重要的是各个信号通道间频率差异的累积效应可能会导致同步失败。由于这些原因，要实现多路同步输出且各路信号间成相干关系必须采用方案三。
1.2 方案工作原理
本设计中，信号源以 FPG A 为主控芯片，利用DDS 原理实现多路信号源的设计，该信号源具有同时输出2路模拟信号的功能，输出波形有正弦波、三角波、锯齿波和矩形波四种选择，范围为10Hz 到2000Hz ，设置的步进值在1-200Hz 之间可调，频率准确度不低于1%，且每路信号的波形及频率都可以单独预置，两路输出信号幅度0-1000mV ，幅度可预置，设置的步进值不大于10mv ，且每路信号的幅度都可以单独预置。能产生两路频率相同(10-2000Hz可调) 相位差可预置的双相正弦信号，信号幅度0-1000mV ，相位差预置范围为0～360度，设置步进值为1度，精度为1度。输出矩形波的占空比能在1%—99%范围内预置，设置步进值为1%，精度为1%。
1.2.1 DDS原理
DDS(Direct Digital Frequency Synthesizer) 直接数字频率合成器, 也可叫做DDFS ，DDS 是从相位的概念直接合成所需波形的一种频率合成技术，不仅可以产生不同频率的正弦波, 而且可以控制波形的初始相位。
DDS 原理框图
图1DDS 原理框图
(1)组成部分
内部：相位累加器，正弦查找表
外围：DAC,LPF(低通滤波器)
(2)工作过程
1、 将存于rom 中的数字波形，经DAC ，形成模拟量波形。
2、 相位改变寻址的步长来改变输出信号的频率。步长即为对数字波形查表的相量。
由累加器对相位增量进行累加，累加器的值作为查表地址。
3、 DAC 输出的阶梯形波形，经低通滤波，成为模拟波形。
频率控制
DDS 方程：f out Mf c
2N Hz
f out 输出频率，f c 输入频率，M 频率控制字（步进值），N 相位累加器位宽 相位控制
相位偏移：P offset P c
2N
P offset 相位偏移量，P C 相位控制字
1.2.2理论分析
本文用产生正弦波信号的DDS 技术来对DDS 的波形合成理论进行分析：可知，理想的正弦波信号S(t)可以表示成
S(t)=Asin(2πft+a) (1)
由式(1)可以看出，在确定了正弦信号S(t)的振幅A 和初始
相位a 以后，波形信号的频率可以由相位来确定，由此可以得出下面的关系式
a(t)=2πft (2)
DDS 技术就是利用了式(2)a(t)与时间t 成线性关系的原理来实现的。
相位累加器由N 位加法器与N 位累加寄存器级联构成。每来一个时钟脉冲FS ，加法器将频率控制字K 与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是DDS 输出的信号频率。用相位累加器输出的数据作为波形存储器(ROM)的相位取样地址，这样就可把存储在波形存储器内的波形抽样值(二进制编码) 经查找表查出，完成相位到幅值转换。波形存储器的输出送到D/A转换器，D/A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。 DDS 在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。
1.2.3 优点
(1)输出频率相对带宽较宽
输出频率带宽为50%fs(理论值) 。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到40%fs。
(2)频率转换时间短
DDS 是一个开环系统，无任何反馈环节，这种结构使得DDS 的频率转换时间极短。事实上，在DDS 的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转换。因此，频率转换的时间等于频率控制字的传输时间，也就是一个时钟周期的时间。时钟频率越高，转换时间越短。DDS 的频率转换时间可达纳秒数量级，比使用其它的频率合成方法都要短数个数量级。
(3)频率分辨率极高
若时钟fs 的频率不变，DDS 的频率分辨率就由相位累加器的位数N 决定。只要增加相位累加器的位数N 即可获得任意小的频率分辨率。目前，大多数DDS 的分辨率在1Hz 数量级，许多小于1mHz 甚至更小。
(4)相位变化连续
改变DDS 输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。
(5)输出波形的灵活性
只要在DDS 内部加上相应控制如调频控制FM 、调相控制PM 和调幅控制AM ，即可以方便灵活地实现调频、调相和调幅功能，产生FSK 、PSK 、ASK 和MSK 等信号。另外，只要在DDS 的波形存储器存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意的波形。当DDS 的波形存储器分别存放正弦和余弦函数表时，既可得到正交的两路输出。
二、核心部件硬件设计
2.1 系统时钟、复位键设计图
FPGA 核心板采用有源晶振模块。有源晶振有四只引脚是一个完整的振荡器，里面除了石英晶体外还有晶体管和阻容元件。有源晶振不需要DSP 的内部振荡器，信号质量好，比较稳定，连接方式简单，不需要复杂的电路。 2.2 按键模块设计图
FPGA 核心板提供5个独立按键，外接按键比较繁琐，本设计利用按键模块调节输出信号的波形、幅值、频率等参数。
2.3 LCD模块设计图
2.4 D/A转换设计图
本设计通过D/A转换芯片，将FPGA 产生的数字信号转换为模拟信号，在示波器上显示输出。
三、系统软件设计分析
本系统分为4个部分：FPGA 主控电路，液晶显示，数模转换，键盘控制，框图如图1所示。本设计利用 FPGA及DDS 原理，综合实现 了多路信号源 的功能：能够同时输出 32 路模拟信号，且信号的频率 、 幅度均可通过上位机软件由用户设定。特别的，当输 出需求改变时，只要改变存储波形信息的R OM 数据就可以灵活地实现任意波形的多路信号，而不用另行制版。这样既节，省时问，又减小了开销 ，非常有利于信号源的扩展与改进。
1、整体框图
图1设计整体框图
2、建模图
（1）主建模图
（2）DDS 建模图
（3）PWM 建模图
四、作品成效总结分析
（1）两路信号均可程控选择输出正弦波、矩形波、三角波，频率可预置，范围为10Hz 到2000Hz ，设置的步进值在1-200Hz 之间可调，频率准确度不低于1%，且每路信号的波形及频率都可以单独预置。（2）两路输出信号幅度0-1000mV ，幅度可预置，设置的步进值不大于10mv ，且每路信号的幅度都可以单独预置。（3）能产生两路频率相同(10-2000Hz可调) 相位差可预置的双相正弦信号，信号幅度0-1000mV ，相位差预置范围为0～360度，设置步进值为1度，精度为1度。（4）输出矩形波的占空比能在1%—99%范围内预置，设置步进值为1%，精度为1%。（5）信号发生器能够分别显示各路输出信号的频率、幅度、相位偏移，其显示误差不大于1%（6）信号发
生器自带LCD 显示，能够显示各路输出信号的波形图示例。（7）能产生三路频率为50Hz 、相位差可预置的三相正弦交流信号，信号幅度0-1000mV ，各相相位差预置为120度，其误差绝对值不大于1%。
五、输出波形
由上位机可设置信 号源波形为正 弦波 、矩形波 、三角波和锯齿波，且可设 置其频率 、幅值。实验信号源输出波形如下图所示。从图中可以看出，信号源输 出信号波形光滑，频率稳定度高，满足设计要求。
1正弦波
2方波
3锯齿波
4三角波
5 PWM
六、参考文献
[1]尚婷; 孙强; 杨延西; 基于FPGA 的数字化电源控制器研究[J];西安理工大学学报;2010.04
[2]陈明义主编，电子技术课程设计实用教程[N],中南大学出版社，2001
[3]全国大学生电子设计竞赛训练教程. 北京：电子工业出版社.2005.
[6]电子技术基础模拟部分（第四版）. 北京：高等教育出版社.1996（2004重印）
[5]WWW.21IC.COM.CN 芯片查询网站.